Blog

Nov 13, 2023

MIPS sceglie l'FPGA Siemens per RISC

Under the collaboration, MIPS is using the Siemens Veloce proFPGA platform to

Nell'ambito della collaborazione, MIPS sta utilizzando la piattaforma Siemens Veloce proFPGA per dimostrare i core MIPS, incluso eVocore P8700. Il core, il primo processore Out-of-Order (OoO) con scalabilità coerente multi-thread, multi-core e multi-cluster, è già stato adottato per applicazioni che includono la guida autonoma e i sistemi avanzati di assistenza alla guida (ADAS).

L'esecuzione delle CPU RISC-V sulla piattaforma proFPGA consente agli sviluppatori di convalidare i propri sistemi finali prima del silicio. I clienti possono aggiungere la propria logica e acceleratori personalizzati e convalidare il proprio system-on chip (SoC) per una funzionalità ottimale. Inoltre, la piattaforma Veloce proFPGA di Siemens offrirà ai team software dei clienti pieno accesso al sistema hardware di prototipazione, agli strumenti software e agli hook di traccia di debug della piattaforma, consentendo lo sviluppo precoce del software e la coprogettazione hardware-software.

"Mentre un numero crescente di progettisti di SoC si stanno spostando verso RISC-V per i loro progetti futuri, stiamo assistendo ad un crescente interesse per i nostri processori eVocore a causa del livello impareggiabile di scalabilità che forniscono", ha affermato Desi Banatao, CEO di MIPS. "Siamo lieti di collaborare con Siemens per consentire ai nostri clienti di beneficiare di tutte le funzionalità e gli strumenti del nostro eVocore P8700, il migliore della categoria, insieme alla capacità scalabile e alla flessibilità offerte dalla piattaforma Veloce proFPGA di Siemens."

Gli sviluppatori possono anche aggiungere i propri acceleratori ai sistemi con il P8700 mantenendo la coerenza insieme a un massimo di 64 cluster e 8 core per cluster e 2 thread per core.

Il prototipo FPGA desktop può essere utilizzato con vari tipi di carichi di lavoro, con banchi di test integrati e connessioni in-circuit a hardware esterno come generatori Ethernet o bus PCI Express. Ciò consente a MIPS di supportare più configurazioni, a partire da una CPU a core singolo e thread singolo fino a configurazioni multi-core e multi-cluster.

"La crescente complessità dei progetti SoC richiede strumenti di prototipazione più sostanziali", ha affermato Jean-Marie Brunet, vicepresidente e direttore generale della verifica assistita da HW presso Siemens Digital Industries Software. "Siamo lieti di aiutare i clienti e gli sviluppatori MIPS a tenere il passo con il ritmo accelerato dell'innovazione fornendo soluzioni di prototipazione potenti e scalabili su misura per i loro casi d'uso, dall'IP al sottosistema al SoC."

www.mips.com; www.siemens.com